PROSAGA码农传奇-FPGA/ASIC-Vivado中的VHDL核心综合和实现

Vivado中的VHDL核心综合和实现

作者: 猫南北
发布时间: 2024-09-01 12:52:25 (26天前)
转自：

<div class =“post-text”itemprop =“text”>
  <P>
    您可以使用串行接口在核心周围使用简单的包装器。就像是：
  </p>
   <pre>
    <code>
      entity wrapper is
  port(clk, rst, dsi, dsi_core, shift_out: in std_ulogic;
       di: in std_ulogic_vector(7 downto 0);
       dso_core: out std_ulogic;
       do: out std_ulogic_vector(7 downto 0)
     );
end entity wrapper;

architecture rtl of wrapper is

signal di_core, do_core, do_buffer: std_ulogic_vector(127 downto 0);

begin

u0: entity work.core(rtl)
    port map(clk, rst, dsi_core, di_core, dso_core, do_core);

input_process: process(clk)
  begin
    if rising_edge(clk) then
      if rst = '1' then
        di_core <= (others => '0');
      elsif dsi = '1' then
        di_core <= di & di_core(127 downto 8);
      end if;
    end if;
  end process input_process;

output_process: process(clk)
  begin
    if rising_edge(clk) then
      if rst = '1' then
        do_buffer <= (others => '0');
      elsif dso_core = '1' then
        do_buffer <= do_core;
      elsif shift_out = '1' then
        do_buffer <= do_buffer(119 downto 0) & X"00";
      end if;
    end if;
  end process output_process;

do <= do_buffer(127 downto 120);

end architecture rtl;

</code>
  </pre>
  <P>
    包装器只接收输入，一次一个字节（何时
     <code>
      dsi = '1'
    </code>
    ）并将它们移入128位寄存器，该寄存器连接到核心的128位输入。当输入16个字节时，环境断言
     <code>
      dsi_core
    </code>
     指示核心可以对128位输入进行采样和处理。环境等待核心断言
     <code>
      dso_core
    </code>
    ，表示处理结束，128位输出可用
     <code>
      do_core
    </code>
     核心输出端口。什么时候
     <code>
      dso_core
    </code>
     断言包装样本
     <code>
      do_core
    </code>
     在128位寄存器中（
     <code>
      do_buffer
    </code>
    ）。环境现在可以读取最左边的字节
     <code>
      do_buffer
    </code>
     它驱动着
     <code>
      do
    </code>
     包装器的输出端口。环境断言
     <code>
      shift_out
    </code>
     转移
     <code>
      do_buffer
    </code>
     左边一个字节，读取下一个字节......
  </p>
  <P>
    当您想要在真实硬件中测试较大系统的子组件时，这种包装器是一种非常常见的做法。由于经常发生子组件的IO数量超过可用IO的数量，串行输入输出解决了这个问题。当然，由于IO操作存在显着的延迟开销，但它仅用于测试，不是吗？
  </p>
</DIV>