注册
登录
智慧物流
KGPRISC
返回
项目作者:
sarthak-chakraborty
项目描述 :
Single Cycle CPU design (RISC architecture) developed in Xilinx ISE 14.7 using Verilog
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/sarthak-chakraborty/KGPRISC.git
创建时间:
2018-11-03T12:23:16Z
项目社区:
https://github.com/sarthak-chakraborty/KGPRISC
开源协议:
下载