我的VHDL代码不像我预期的那样。
我想要的是:我有32位输入数据流,并以某种特定顺序抽取32位数据输出。
假设每个32位数据分成两个16位……
您需要一个最小状态机(例如:计数器)来跟踪输入并在适当的时间更新数据寄存器。您的逻辑正在每个时钟周期运行,并且不知道它需要“跳过”任何传入的样本。
由于你正在抽取,所以在没有“降低频率”的情况下不能在寄存器或存储器中执行此操作,因为你将有一半(或1/4或任何你的抽取率被设置为)输出元素作为输入元素。如果您使用内存,您可能会以全速率突发一段时间,但您仍需要定期暂停并“重新填充”缓冲区。