Verilog移位寄存器接口到AVR

作者: v-star*위위
发布时间: 2023-12-28 07:26:09 (5月前)
转自：

2 条回复

0#
回复此人
不想吃东西 | 2019-08-31 10-32

<div class =“post-text”itemprop =“text”> <P> 您的班次注册说明对我来说没问题。 </p> <P> 该 <code> sshift </code> 来自AVR的信号是FPGA时钟的异步信号，这是可能的亚稳态的来源。我会使用同步器来减少机会。 </p> <P> 请参见本文档中的“同步寄存器”部分： </p> <P> <a href="http://www.altera.com/literature/wp/wp-01082-quartus-ii-metastability.pdf" rel="nofollow"> http://www.altera.com/literature/wp/wp-01082-quartus-ii-metastability.pdf </A> </p> <P> 另一个小问题：虽然你的例子可以互换，但！（与＆amp;＆amp;和||一起）用于逻辑运算，而〜用于按位否定，恕我直言更适合此上下文。常用的！是： </p> <P> <code> if (!condition) </code> </p> </DIV>

编辑

登录后才能参与评论