ASIC设计的时序，D / A的正确时钟

作者: ❀⚘粉༵红༵回༵忆༵⚘❀
发布时间: 2025-02-07 11:19:30 (14天前)
转自：

2 条回复

0#
回复此人
陆离 | 2019-08-31 10-32

<div class =“post-text”itemprop =“text”> <P> 当您的数据在negedge上传输并在posedge上采样时， </p> <BLOCKQUOTE> <P> 我建议将数据计时到时钟下降沿的引脚，并使用ASIC引脚上出现的上升沿将数据输入D / A。 </p> </BLOCKQUOTE> <P> 时钟频率为80 MHz，因此时钟周期为12.5 nSec，但由于您的具体实现为引用，您只有6.25 nSec的可用时间来补偿设置和传播时间，（1 nSec + 1 nSec = 2 nSec），所以你保证金为6.25 - 2 = 4.25 nSec。 </p> <P> 这完全没问题，请问那些人怎么说！ </p> </DIV>

编辑

登录后才能参与评论