过程与 vanilla VHDL之间的区别

作者: 呵呵
发布时间: 2024-01-14 03:30:13 (6月前)
转自：

3 条回复

0#
回复此人
نسر الصحراء | 2019-08-31 10-32

<div class =“post-text”itemprop =“text”> <P> 您可以将任何VHDL单线性视为隐含过程，其中RHS上的参数为＆lt; =在灵敏度列表中。这就是为什么你写的两个代码片段实际上是等价的。 </p> </DIV>

编辑
1#
回复此人
故人 | 2019-08-31 10-32

<div class =“post-text”itemprop =“text”> <P> 是的，这两个描述是等价的。 </p> <P> 并发信号分配 <code> c <= a and b </code> 在任何参数的每次更新时评估（ <code> a </code> 要么 <code> b </code> ），每次更新敏感度列表中的任何参数时，该过程也将评估（ <code> a </code> 要么 <code> b </code> ）。 </p> <P> 在简单的例子中，它不需要使用 <code> process </code> ，但对于更复杂的表达， <code> process </code> 具有控制结构的优点 <code> if </code> 和 <code> for </code> 可以使用，这在并发信号分配中是不可能的。此外，对于顺序逻辑a <code> process </code> 是必须的。 </p> </DIV>

编辑

登录后才能参与评论