在Spartan 3 FPGA中使用DCM锁定输出

作者: 爱我真好
发布时间: 2024-01-15 01:40:22 (6月前)
转自：

2 条回复

0#
回复此人
一生浮华 | 2019-08-31 10-32

<div class =“post-text”itemprop =“text”> <P> 你正在寻找一个 <a href="https://www.xilinx.com/support/documentation/user_guides/ug331.pdf" rel="nofollow noreferrer"> BUFGCE </A> </p> <P> 通常，我使用pll的LOCKED端口为我的CLK产生同步反断言复位（RST_N）而不是用于启用CLK。这取决于你不知道的设计...... </p> <pre> <code> process (CLK,LOCKED) begin if (LOCKED = '0') then rst_n_in <= '0'; RST_N <= '0'; elsif (rising_edge(CLK)) then rst_n_in <= '1'; RST_N <= rst_n_in ; end if; end process; </code> </pre> </DIV>

编辑

登录后才能参与评论