PROSAGA码农传奇-云鉴权-块RAM（Xilinx）中的移位寄存器或FIFO

<div class =“post-text”itemprop =“text”>
  
    如果您想使用Block RAM，则需要考虑Block RAM只有2个端口。您无法自由查看RAM中的数据：您需要通过任一端口访问它。
  
  
    此外，读取和/或写入需要一个时钟周期来处理。
  
  
    因此，如果我们查看您的代码，它已经开始出现问题：
  
   <pre>
 <code>
 entity deriv_buffer is
 [...]
 port(
 [...]
 deriv_buf : out t_deriv_array( buf_size * NSAMPLES - 1 downto 0 )

</code>
 </pre>
  
    您将整个RAM连接到输出端口！我不知道你在使用这个组件的实体中的内容做了什么，但正如我所说：你没有可以自由访问Block RAM的内容。您需要遵循适当的Block RAM设计指南。
  
  
    参考
    <a href="https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/ug901-vivado-synthesis.pdf" rel="nofollow noreferrer">
      Xilinx综合用户指南
    </A>
     例如，适当的块RAM实例化。 （第4章HDL编码技术，RAM HDL编码技术部分）
  
  <HR />
  
    下一个问题：重置
  
   <pre>
 <code>
 if rst = '1' then
 deriv_buf_s <= ( others => ( others => '0' ) );

</code>
 </pre>
  
    无法重置RAM。如果你
    
      真
    
     想要清除RAM，你需要写一个
     <code>
 (others=>'0')
 </code>
     到每个单独的地址位置。因此，您需要控制逻辑来执行此操作。但现在，使用此重置代码将不允许实例化块RAM。
  
  <HR />
  
    然后在你的代码中你有了这个部分
  
   <pre>
 <code>
 deriv_buf_s( (buf_size - 1) * NSAMPLES - 1 downto (buf_size - 2) * NSAMPLES ) <= deriv_s;
deriv_buf_s( (buf_size - 2) * NSAMPLES - 1 downto (buf_size - 3) * NSAMPLES ) <= deriv_buf_s( (buf_size - 1) * NSAMPLES - 1 downto (buf_size - 2) * NSAMPLES );
deriv_buf_s( (buf_size - 3) * NSAMPLES - 1 downto (buf_size - 4) * NSAMPLES ) <= deriv_buf_s( (buf_size - 2) * NSAMPLES - 1 downto (buf_size - 3) * NSAMPLES );
deriv_buf_s( (buf_size - 4) * NSAMPLES - 1 downto (buf_size - 5) * NSAMPLES ) <= deriv_buf_s( (buf_size - 3) * NSAMPLES - 1 downto (buf_size - 4) * NSAMPLES );

</code>
 </pre>
  
    此代码有两个大问题：
  
  <UL>
    <LI>
      您尝试在一个时钟周期内进行读写操作。但就像我说的那样，读取块RAM需要一个时钟周期，写入需要第二个时钟周期。
    </LI>
    <LI>
      此代码实例化4个写端口和3个读端口。就像我说的：一个Block RAM只有2个端口。
    </LI>
  </UL>
  
    您可以实现代码以使用4个块RAM实例。但是，这些Block RAM的所有端口仍将被占用。因此，没有任何端口可以像您希望的那样随机访问RAM中的所有数据。
  
  <HR />
  
    最后：我认为你应该重新考虑你的要求。您想要的是块RAM中不可能的。如果要使用Block RAM，则应更改算法。
  
</DIV>