项目作者: karengiovanna

项目描述 :
Este repositório contempla o projeto de um processador de 8 bits implementado na linguagem VHDL pela plataforma Intel Quartus e simulado no ModelSIM
高级语言: VHDL
项目地址: git://github.com/karengiovanna/Processador-Split-8Bits.git
创建时间: 2021-04-08T18:14:46Z
项目社区:https://github.com/karengiovanna/Processador-Split-8Bits

开源协议:

下载