项目描述 ：
A 16-bit Reduced Instruction Set Computing(RISC) processor capable of fetching and executing a set of 16-bit machine instructions.

高级语言： Verilog

项目主页：

项目地址: git://github.com/michaelrios28/16-bit-risc-processor.git

创建时间： 2017-08-24T00:43:47Z
项目社区：https://github.com/michaelrios28/16-bit-risc-processor
开源协议：MIT License
下载