项目描述 ：
🐆 A compiler from AI model to RTL (Verilog) accelerator in FPGA hardware with auto design space exploration for *AdderNet*

高级语言：

项目主页：

项目地址: git://github.com/Charmve/AccANN.git

创建时间： 2020-12-11T02:46:54Z
项目社区：https://github.com/Charmve/AccANN
开源协议：
下载