项目描述 ：
Two Verilog SPI module implementations (hard and soft) with advanced options and AXI Full Interface

高级语言： Verilog

项目主页：

项目地址: git://github.com/Wissance/QuickSPI.git

创建时间： 2017-04-21T06:47:24Z
项目社区：https://github.com/Wissance/QuickSPI
开源协议：GNU General Public License v3.0
下载