项目描述 ：
A dual clock asynchronous FIFO written in verilog, tested with Icarus Verilog

高级语言： Verilog

项目主页：

项目地址: git://github.com/dpretet/async_fifo.git

创建时间： 2017-03-28T19:09:57Z
项目社区：https://github.com/dpretet/async_fifo
开源协议：Apache License 2.0
下载