注册
登录
idea
vim-SystemVerilog
返回
项目作者:
WeiChungWu
项目描述 :
SystemVerilog syntax highlight/indent support in vim
高级语言:
Vim script
项目主页:
项目地址:
git://github.com/WeiChungWu/vim-SystemVerilog.git
创建时间:
2012-06-06T06:59:11Z
项目社区:
https://github.com/WeiChungWu/vim-SystemVerilog
开源协议:
MIT License
下载