项目作者: jbp261

项目描述 :
Implementation of a circuit that generates a video signal for a specific display format.
高级语言: Verilog
项目地址: git://github.com/jbp261/VGA-Timing-Controller.git
创建时间: 2018-05-23T21:59:22Z
项目社区:https://github.com/jbp261/VGA-Timing-Controller

开源协议:MIT License

下载