FPGA/ASIC>> Frequency-Meter-Verilog>> 返回
项目作者： jzj1993

项目描述 ：
使用Verilog实现的频率计，支持测频法和测周法切换。
高级语言： Verilog
项目地址: git://github.com/jzj1993/Frequency-Meter-Verilog.git
创建时间： 2015-05-03T03:51:17Z
项目社区：https://github.com/jzj1993/Frequency-Meter-Verilog
开源协议：
下载