注册
登录
FPGA/ASIC
CPU
返回
项目作者:
Lollipop
项目描述 :
使用verilog实现简单的流水cpu,使用暂停流水线消解冲突
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/Lollipop/CPU.git
创建时间:
2019-04-10T12:44:52Z
项目社区:
https://github.com/Lollipop/CPU
开源协议:
下载