注册
登录
FPGA/ASIC
>>
Verilog-I2S-Transciever
>>
返回
项目作者:
MatejGomboc
项目描述 :
I2S transciever implemented in Verilog HDL
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/MatejGomboc/Verilog-I2S-Transciever.git
创建时间:
2017-10-08T10:28:18Z
项目社区:
https://github.com/MatejGomboc/Verilog-I2S-Transciever
开源协议:
GNU General Public License v3.0
下载
Verilog-I2S-Transciever
I2S transciever implemented in Verilog HDL
I2SBUS_1647578644131.pdf