注册
登录
FPGA/ASIC
verilog-traffic-light
返回
项目作者:
Miladrzh
项目描述 :
Gate level implementation of traffic lights with verilog
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/Miladrzh/verilog-traffic-light.git
创建时间:
2019-09-06T13:50:11Z
项目社区:
https://github.com/Miladrzh/verilog-traffic-light
开源协议:
下载