项目描述 ：
A project demonstrate how to config ad9361 to TX mode and how to transmit MSK

高级语言： Verilog

项目主页：

项目地址: git://github.com/Grootzz/AD9361_TX_MSK.git

创建时间： 2018-12-09T11:42:58Z
项目社区：https://github.com/Grootzz/AD9361_TX_MSK
开源协议：
下载