注册
登录
FPGA/ASIC
tdc
返回
项目作者:
gonzagab
项目描述 :
A Time to Digital Converter (TDC) on a Xilinx Virtex 5 FPGA.
高级语言:
VHDL
项目主页:
项目地址:
git://github.com/gonzagab/tdc.git
创建时间:
2017-07-15T01:56:50Z
项目社区:
https://github.com/gonzagab/tdc
开源协议:
下载
Summary Report - tdc_1647901991869.docx
Summary Report - tdc_1649721497614.docx