注册
登录
FPGA/ASIC
core_dbg_bridge
返回
项目作者:
ultraembedded
项目描述 :
UART -> AXI Bridge
高级语言:
Python
项目主页:
项目地址:
git://github.com/ultraembedded/core_dbg_bridge.git
创建时间:
2019-08-11T11:01:15Z
项目社区:
https://github.com/ultraembedded/core_dbg_bridge
开源协议:
GNU Lesser General Public License v2.1
下载