FPGA/ASIC FPGA_experiments 返回
项目作者： xuanjiao

项目描述 ：
FPGA solutions with Verilog hardware description language.
高级语言： C
项目地址: git://github.com/xuanjiao/FPGA_experiments.git
创建时间： 2021-01-21T18:59:14Z
项目社区：https://github.com/xuanjiao/FPGA_experiments
开源协议：
下载


FPGA_Prak_V5_SPI_rev1.2_1647998604071.pdf
FPGA： A Guide to Digital Design and Synthesis_1647998604281.pdf
Genesys_Ref_Man_1647998604510.pdf
PmodACL_rm_1647998604668.pdf
fpga_deutsch_Teil2_FSM.v1.2_1647998604824.pdf
7seg_Manual_1647998605264.pdf
Aufgabe Sieben-Segmentanzeige 3038674_1647998605391.pdf
FPGA_Prak_V2_rev1.3_1647998605434.pdf
Genesys_Ref_Man_1647998605529.pdf
Aufgabe Sieben-Segmentanzeige 3038674_1647998605306.docx