注册
登录
FPGA/ASIC
srv32
返回
项目作者:
kuopinghsu
项目描述 :
Simple 3-stage pipeline RISC-V processor
高级语言:
C
项目主页:
项目地址:
git://github.com/kuopinghsu/srv32.git
创建时间:
2020-06-16T14:42:46Z
项目社区:
https://github.com/kuopinghsu/srv32
开源协议:
MIT License
下载