注册
登录
FPGA/ASIC
vls
返回
项目作者:
sthenic
项目描述 :
A Verilog IEEE 1364-2005 language server written in Nim.
高级语言:
Nim
项目主页:
项目地址:
git://github.com/sthenic/vls.git
创建时间:
2020-04-26T14:41:57Z
项目社区:
https://github.com/sthenic/vls
开源协议:
Other
下载