注册
登录
FPGA/ASIC
BPSK_verilog
返回
项目作者:
maxs-well
项目描述 :
BPSK verilog implemention
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/maxs-well/BPSK_verilog.git
创建时间:
2019-10-26T05:44:04Z
项目社区:
https://github.com/maxs-well/BPSK_verilog
开源协议:
GNU General Public License v3.0
下载