FPGA/ASIC>> BPSK_verilog>> 返回
项目作者： maxs-well

项目描述 ：
BPSK verilog implemention
高级语言： Verilog
项目地址: git://github.com/maxs-well/BPSK_verilog.git
创建时间： 2019-10-26T05:44:04Z
项目社区：https://github.com/maxs-well/BPSK_verilog
开源协议：GNU General Public License v3.0
下载


BPSK_verilog

BPSK verilog implemention

Simulink仿真部分内容讲解

（实现BPSK学习Verilog）1. Simulink仿真实现

m序列，使能信号部分内容讲解

（实现BPSK学习Verilog）2. m序列的verilog实现以及使能信号解决跨时终域问题

FPGA小数部分内容讲解

（学习Verilog）3. FPGA有符号数，定点小数表示及计算机数值表示规则 \
（学习Verilog）4. FPGA浮点数表示及计算机数值表示规则 \
（学习Verilog）5. FPGA定点数截位基本准则

FPGAFIR IP核部分内容讲解

（学习Verilog）6. FIR IP核的基础功能使用总结

作者主页：知乎主页

欢迎关注微信公众号bugrec, 知乎专栏bugrec

知乎专栏bugrec \
微信号：bugrec

微信号：bugrec \
欢迎通过各种渠道与我交流学习！