注册
登录
FPGA/ASIC
UART
返回
项目作者:
TheLeopardsH
项目描述 :
Universal Asynchronous Receiver Transmitter
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/TheLeopardsH/UART.git
创建时间:
2020-05-11T04:12:54Z
项目社区:
https://github.com/TheLeopardsH/UART
开源协议:
下载