项目描述 ：
Risc-V (RV32I) CPU

高级语言： Verilog

项目主页：

项目地址: git://github.com/mmxsrup/TinyRisc-V.git

创建时间： 2018-12-06T04:37:49Z
项目社区：https://github.com/mmxsrup/TinyRisc-V
开源协议：
下载