项目描述 ：
VHDL description for a circuit which realises a FIR filter with square root raised cosine impulse response

高级语言： VHDL

项目主页：

项目地址: git://github.com/paulrox/SRRC_FIR.git

创建时间： 2016-05-24T06:34:11Z
项目社区：https://github.com/paulrox/SRRC_FIR
开源协议：
下载