注册
登录
FPGA/ASIC
CORDIC
返回
项目作者：
tarlaun
项目描述 ：
Digital System Design Project - Spring 2020
高级语言：
Verilog
项目主页：
项目地址:
git://github.com/tarlaun/CORDIC.git
创建时间：
2020-08-07T06:48:50Z
项目社区：
https://github.com/tarlaun/CORDIC
开源协议：
下载
Map_Report_1647903225129.pdf
Place_and_Route_Report_1647903225208.pdf
Post_PAR_Static_Timing_Report_1647903225287.pdf
RTL_schematic_1647903225359.pdf
RTL_top_1647903225486.pdf
Synthesis_report_1647903225556.pdf
