注册
登录
FPGA/ASIC
uvmBasics
返回
项目作者:
adibis
项目描述 :
Basics of UVM via an APB slave
高级语言:
SystemVerilog
项目主页:
项目地址:
git://github.com/adibis/uvmBasics.git
创建时间:
2019-07-02T03:45:53Z
项目社区:
https://github.com/adibis/uvmBasics
开源协议:
下载