注册
登录
FPGA/ASIC
>>
sv_check
>>
返回
项目作者:
TheClams
项目描述 :
Parser for SystemVerilog files
高级语言:
Rust
项目主页:
项目地址:
git://github.com/TheClams/sv_check.git
创建时间:
2019-06-04T07:00:36Z
项目社区:
https://github.com/TheClams/sv_check
开源协议:
MIT License
下载