项目描述 ：
🔴 SystemVerilog FPGA cores to communicate with FTDI Synchronous/Asynchronous FIFOs (FT245 protocol)

高级语言： SystemVerilog

项目主页： https://esynr3z.github.io/2021-07-16-ftdi-ft245/

项目地址: git://github.com/esynr3z/proto245.git

创建时间： 2021-07-16T16:28:14Z
项目社区：https://github.com/esynr3z/proto245
开源协议：MIT License
下载