注册
登录
FPGA/ASIC
32bit_RISC-V
返回
项目作者:
cisen
项目描述 :
RV32I指令集的32bit RISC-V处理器
高级语言:
项目主页:
项目地址:
git://github.com/cisen/32bit_RISC-V.git
创建时间:
2020-03-21T03:36:56Z
项目社区:
https://github.com/cisen/32bit_RISC-V
开源协议:
下载