项目描述 ：
基于 FPGA 的极简的、灵活的 14bit+ DAC 设计

高级语言： SystemVerilog

项目主页：

项目地址: git://github.com/WangXuan95/FPGA-DAC-R2R-PWM.git

创建时间： 2019-06-17T17:23:56Z
项目社区：https://github.com/WangXuan95/FPGA-DAC-R2R-PWM
开源协议：
关键词：
dac fpga rtl systemverilog verilog
下载