云鉴权>> FPGA-CPU>> 返回
项目作者： MaxwellSiyuan

项目描述 ：
CPU based using Verilog in Xilinx Vivado targeting the Basys3 FPGA Board
高级语言： Verilog
项目地址: git://github.com/MaxwellSiyuan/FPGA-CPU.git
创建时间： 2018-10-02T13:02:15Z
项目社区：https://github.com/MaxwellSiyuan/FPGA-CPU
开源协议：
下载


CPU-FPGA

This is a CPU project on FPGA.
The development platform is Vivado using programming language of Verilog.