项目描述 ：
Audio controller (I2S, SPDIF, DAC)

高级语言： Verilog

项目主页：

项目地址: git://github.com/ultraembedded/core_audio.git

创建时间： 2019-09-01T13:46:16Z
项目社区：https://github.com/ultraembedded/core_audio
开源协议：GNU General Public License v2.0
下载