项目描述 ：
This Repository contains custom-defined (AUBIE) processor components as defined by the ModelSimPE VHDL([Very High Speed Integrated Circuit] Hardware Description Language) Simulation Environment

高级语言： VHDL

项目主页：

项目地址: git://github.com/zedtran/AUBIEArchitecture.git

创建时间： 2018-03-22T06:40:19Z
项目社区：https://github.com/zedtran/AUBIEArchitecture
开源协议：
下载