项目描述 ：
Creating dummy load to dissipate maximum power in Xilinx FPGA

高级语言： SystemVerilog

项目主页：

项目地址: git://github.com/pConst/xilinx_max_power.git

创建时间： 2018-04-07T22:51:31Z
项目社区：https://github.com/pConst/xilinx_max_power
开源协议：
下载