项目描述 ：
This is an audio level meter implemented using Verilog HDL.

高级语言： Verilog

项目主页： https://qiita.com/ain1084/items/0537335610f9d4468abc

项目地址: git://github.com/ain1084/audio_level_meter.git

创建时间： 2021-01-29T18:57:44Z
项目社区：https://github.com/ain1084/audio_level_meter
开源协议：
下载