PROSAGA-IT社区元宇宙

是否可以在FPGA上设计较小的FPGA？

Mon Aug 24 15:23:02 CST 2020

知识问答/ FPGA/ASIC

0
编写FPGA？

Mon Aug 24 15:21:21 CST 2020

知识问答/ FPGA/ASIC

0
编程FPGA？

vhdl fpga electronics

Sun Nov 03 05:07:55 CST 2019

知识问答/ FPGA/ASIC

3
我应该选择哪种FPGA？（或者我应该选择其他硬件）[关闭]

fpga

Sun Oct 13 21:11:51 CST 2019

知识问答/ FPGA/ASIC

2
FPGA与Web的连接

fpga

Thu Nov 07 08:54:52 CST 2019

知识问答/ FPGA/ASIC

3
Labview FPGA pid控制器

Mon Aug 24 15:13:59 CST 2020

知识问答/ FPGA/ASIC

0
将位图像发送到嵌入在FPGA中的HDL生成的RAM块

c++ c linux qt fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
FPGA的模型

Mon Aug 24 15:19:53 CST 2020

知识问答/ FPGA/ASIC

0
USRP2 FPGA调试

verilog fpga gnuradio usrp

Wed Oct 16 10:23:06 CST 2019

知识问答/ FPGA/ASIC

4
Labview FPGA pid控制器

fpga labview

Tue Oct 15 09:04:44 CST 2019

知识问答/ FPGA/ASIC

3
如何为不同的寄存器总线宽度选择时钟交叉域的触发器数量？

vhdl fpga

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
如何在vhdl中声明自定义库？

vhdl fpga

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
如何使用Verilog使7段闪烁变化的数字/ hexa？

verilog fpga

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
设计编译器和遇到的是ASIC设计，而quartus和modelsim是针对FPGA设计的吗？

fpga asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
使用'事件属性对非时钟信号的不良做法？

vhdl fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
VHDL初始化具有最大类型值的信号

vhdl fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
VHDL默认信号分配对变量也是必要的吗？

vhdl fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
fpga引脚被禁用

fpga pins

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Verilog：如何优雅地编写结构表的等价物

verilog fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
我已经用VHDL编写了我的项目代码，但是在使用信号时出错了

vhdl fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2