PROSAGA-IT社区元宇宙

verilog中的位宽不同

verilog fpga asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
嵌入式C利用来自复杂结构的标志

c embedded structure instance

Sun Sep 29 14:28:31 CST 2019

知识问答/ 嵌入式C/C++

2
嵌入式C编程风格

c loops embedded firmware

Mon Oct 14 18:04:00 CST 2019

知识问答/ 嵌入式C/C++

3
reg [7：0] a [3：0]和reg [7：0] a [0：3]之间有什么区别

verilog fpga system-verilog-assertions

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
删除多驱动程序网络

verilog fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
在systemverilog中，bit over reg的优势是什么？

system-verilog verification asic test-bench

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
如何使用pymodbus写入PLC输入寄存器

python modbus plc

Sun Sep 29 14:28:31 CST 2019

知识问答/ PLC/vPLC

3
这个C联盟的成员之间有什么区别吗？

c arm embedded unions bit-fields

Sun Sep 29 14:28:31 CST 2019

知识问答/ 嵌入式C/C++

1
系统verilog开关不会改变

verilog fpga system-verilog vhd

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
以verilog访问寄存器值

verilog fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
verilog with cocotb：assign statement

python verilog fpga asic cocotb

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Verilog无法弄清楚为什么reg总是X.

verilog fpga waveform

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
Amazon S3上的静态托管-DNS配置

Mon Aug 24 14:26:38 CST 2020

知识问答/ 模型托管

0
神奇的lsof

Tue Dec 07 17:57:34 CST 2021

知识问答/ Linux/Unix

0
臂;内联asm;使用临时寄存器;

gcc assembly arm inline-assembly

Sun Sep 29 14:28:31 CST 2019

知识问答/ scratch

1
与Ceph链接作为永久存储

Fri Aug 14 16:38:36 CST 2020

知识问答/ 云存储

0
Ceph Bluestore校验和：bitrot是什么意思？

Fri Aug 14 16:37:42 CST 2020

知识问答/ 云存储

0
ceph-deploy mon create异常失败

Fri Aug 14 16:36:12 CST 2020

知识问答/ 云存储

0
rados_clone_range返回的-95错误代码是什么意思？

Fri Aug 14 16:34:34 CST 2020

知识问答/ 云存储

0
Ceph Radosgw-存储桶策略-默认情况下将所有对象公开读取

Fri Aug 14 16:32:49 CST 2020

知识问答/ 云存储

0