PROSAGA-IT社区元宇宙

将数据发送到FPGA

serial-port usb fpga ethernet hdl

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
硬件描述语言与低级别的通用语言有何不同？ [关闭]

vhdl verilog fpga hdl asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

2
扩展定义时Verilog [交叉模块解析错误]

compiler-errors verilog system-verilog hdl asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
verilog中的数组位参数范围 - 下溢或-1

verilog fpga system-verilog hdl modelsim

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Verilog - 从多个传感器接收输入，增量 count

verilog fpga hdl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
实现CSA与合成时仅使用乘法符号有什么好处？

verilog fpga hdl rtl asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
结果的质量（QoR）涵盖什么？

vhdl verilog fpga hdl asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
从HDL到软件的CRC-32算法

matlab fpga crc hdl crc32

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Verilog：如何将输入分配给另一个inout？

verilog fpga hdl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
VHDL：无法将系统时钟（Sys_Clk）分配给Signal

vhdl fpga xilinx hdl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Verilog使用带有条件if的@

verilog fpga hdl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Verilog案例语句返回错误的值

verilog fpga hdl case-statement

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
通过VHDL从DE1板到PC的接口

vhdl fpga uart hdl altera

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
可分发的fpga设计

fpga software-distribution hdl xilinx-ise

Sun Nov 03 23:25:34 CST 2019

知识问答/ FPGA/ASIC

2
不能在active -hdl 10中使用组件

components vhdl fpga active-hdl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
10821 HDL错误 - 将VHDL代码从Xlinx移植到Altera

vhdl fpga quartus

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
reg [7：0] a [3：0]和reg [7：0] a [0：3]之间有什么区别

verilog fpga system-verilog-assertions

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
将位图像发送到嵌入在FPGA中的HDL生成的RAM块

c++ c linux qt fpga

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
FPGA的模型

Mon Aug 24 15:19:53 CST 2020

知识问答/ FPGA/ASIC

0
Arduino工具>串行端口变灰

Thu Aug 13 14:33:05 CST 2020

知识问答/ Arduino

0