PROSAGA-IT社区元宇宙

Synopsys Design Compiler和PrimeTime时序分析报告保持不变

verilog synthesis asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

2
如何从TSMC 65nm标准单元库生成.db文件

verilog hardware-acceleration synthesis hardware-programming asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
VHDL中的if语句：嵌套与多个条件

if-statement vhdl fpga timing synthesis

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
将std_logic位按升序存储到一个大数组中

vhdl verilog fpga synthesis asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
Synopsys设计编译器 - 查看数据路径提取结果

vhdl synthesis asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
使用Synopsys Design Vision对自定义库进行区域优化

synthesis circuit synthesizer asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
如何使用post place'n'路径和/或后期综合模拟跟踪FPGA / ASIC开发中的错误？

simulation fpga synthesis asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

4
在ASIC中可以初始合成吗？

verilog synthesis

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Lattice ICE5LP4K FPGA：如何将HFOSC添加到用户vhdl

fpga synthesis lattice-diamond

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
除以2个时钟和相应的复位产生

verilog reset clock synthesis asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
错误：/..integrator.vhd(47）：附近 process ：（vcom-1576）期待IF VHDL

vhdl synthesis asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
查询IC设计（非FPGA）的VHDL综合，特别是在变量赋值的情况下

vhdl synthesis rtl asic soc

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
仅使用逐位操作，数字是100的倍数

fpga xilinx synthesis

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
如何在Vivado中合并综合结果

fpga xilinx synthesis vivado netlist

Tue Oct 08 06:07:03 CST 2019

知识问答/ FPGA/ASIC

3
禁用Elasticsearch搜索分析器

Wed Aug 19 16:28:03 CST 2020

知识问答/ ELK

0
Kibana服务器尚未就绪

Wed Aug 19 16:26:37 CST 2020

知识问答/ ELK

0
kibana仪表板限制用户访问权限？没有xpack

Wed Aug 19 16:24:59 CST 2020

知识问答/ ELK

0
如何禁用es突出显示同义词？

Wed Aug 19 16:22:36 CST 2020

知识问答/ ELK

0
将Spring Boot日志直接发送到没有文件的Logstash

Wed Aug 19 16:21:01 CST 2020

知识问答/ ELK

0
将日志从ECS Fargate发送到Elasticsearch的最佳方法

Wed Aug 19 16:19:51 CST 2020

知识问答/ ELK

0