PROSAGA-IT社区元宇宙

SystemVerilog中的$ stable是否在公共汽车上运行？

system-verilog assertions system-verilog-assertions

Sun Sep 29 14:28:31 CST 2019

知识问答/ Xedge

1
SVA属性为简单波形

verilog system-verilog verification asic system-verilog-assertions

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
如果信号仅在always_ff中的复位逻辑中定义，那么在综合中会发生什么？

verilog system-verilog asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

3
如何在序列块中使用$ display语句，在System Verilog Assertions（SVAs）中显示一些信息？

system-verilog vlsi asic system-verilog-assertions

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

2
系统verilog开关不会改变

verilog fpga system-verilog vhd

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
reg [7：0] a [3：0]和reg [7：0] a [0：3]之间有什么区别

verilog fpga system-verilog-assertions

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
当有时输入和输出端口可以在Verilog中互换使用时，inout端口的确切标准是什么？

verilog fpga system-verilog asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3
为什么以下时钟乘法Verilog代码对我不起作用？

verilog system-verilog asic soc

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
子模块未在rtl原理图中实现

verilog fpga system-verilog rtl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
不同频道的计数发散和跳跃

verilog fpga system-verilog counting

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
通过任务驱动虚拟接口信号的位片

system-verilog uvm

Wed Nov 06 04:08:17 CST 2019

知识问答/ CMDB

2
无干扰状态机输出

verilog fpga system-verilog state-machine

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
添加偏斜以改善时序

verilog fpga system-verilog rtl asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
verilog中的数组位参数范围 - 下溢或-1

verilog fpga system-verilog hdl modelsim

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
修改的baugh-wooley算法乘法verilog代码不能正确乘法

algorithm verilog fpga system-verilog multiplication

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
枚举的字面减速是否保证了无故障状态机？

verilog system-verilog state-machine asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
在重置感知always_ff块中不重置寄存器的含义是什么？

system-verilog rtl asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
SystemVerilog中的Prepone区域

system-verilog vlsi asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
扩展定义时Verilog [交叉模块解析错误]

compiler-errors verilog system-verilog hdl asic

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
如何编写一个具有较长时间的恢复重置正式测试

verilog system-verilog formal-languages formal-verification asic

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1