PROSAGA-IT社区元宇宙

强制ISE综合工具合成信号

fpga xilinx-ise

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
块RAM（Xilinx）中的移位寄存器或FIFO

vhdl ram xilinx xilinx-ise

Sun Sep 29 14:28:31 CST 2019

知识问答/ 云鉴权

1
在Xilinx Vivado中映射大小超过4MB的PCIe BAR区域

fpga xilinx vivado pci-e xilinx-ise

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
verilog代码在isim（xilinx 14.2）中工作但不在onspartan6上工作

verilog fpga xilinx-ise spartan

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
可分发的fpga设计

fpga software-distribution hdl xilinx-ise

Sun Nov 03 23:25:34 CST 2019

知识问答/ FPGA/ASIC

2
在Xilinx ISE项目中选择封装：FPGA Spartan 3器件XC3S200

fpga xilinx spartan

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
使用块rom在fpga中存储图像值

verilog fpga xilinx

Sun Aug 04 11:31:03 CST 2019

知识问答/ FPGA/ASIC

1
如何设计自定义ip（axi兼容）来读取和写入DDR（在Xilinx Vivado中）[关闭]

fpga xilinx vivado

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Zedboard新手：如何在zedboard上分配“clk”引脚号码？

fpga xilinx zynq

Sun Sep 29 14:28:31 CST 2019

知识问答/ Xedge

1
仅使用逐位操作，数字是100的倍数

fpga xilinx synthesis

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
如何将设备特定的c ++项目从Xilinx SDK导出到其他IDE？

javascript c++ xilinx

Sun Nov 10 23:08:40 CST 2019

知识问答/ C/C++

5
Led面板不适用于常量地址和颜色值

verilog fpga xilinx led

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

2
MIG MCB意外写入行为

verilog fpga xilinx spartan

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
如何在延迟后输出对应于二进制数的方波？

verilog fpga xilinx spartan

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
如何将二进制转换为十六进制并将值写入某个地址？

c sdk fpga xilinx

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
Vivado / TCL get_cells具有动态正则表达式

tcl fpga xilinx vivado

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
有没有办法在ISIM中模拟DCM？

fpga xilinx test-bench

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
VHDL：无法将系统时钟（Sys_Clk）分配给Signal

vhdl fpga xilinx hdl

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

1
FPGA设计的配置管理

c vhdl fpga xilinx

Mon Oct 14 08:03:42 CST 2019

知识问答/ 配置管理

8
FPGA逻辑单元

logic fpga cells xilinx zynq

Sun Sep 29 14:28:31 CST 2019

知识问答/ FPGA/ASIC

3